一个强制缺失的类比是，你需要一盘巧克力冰激凌，但是厨房中的冰箱、集成冷冻功能的冰箱、冰柜中都没有了，因此，你不得不到食物杂货店去购买。如果食物杂货店里也没有巧克力冰激凌，则发生了冷藏/冷冻的页面异常！如果食物杂货店里有巧克力冰激凌，则可满足你的需求，但是花费的时间比你预期的要长得多。

容量缺失也适合该框架。在你所处的层次中，由于没有足够的空间容纳需求的数量，必须从下一个层次中取入，此时就发生了容量缺失。

冷藏/冷冻的组织方式与实际 cache 的全相联一样，因此没有冲突缺失。

冷藏/冷冻失效。下面是存储器层次中一些不能类比食物的冷藏/冷冻的情况。

1. *固定的块大小。*食物有各种形状，且占据的空间大小也各不相同，因此不能使用一个“相等的块”为单位来表示。与之最接近的可能是军用的即时餐（Meals Ready to Eat，MRE），但是大部分人都不食用此类食物。

2. *空间局部性。*由于食物没有一个“块大小”，因此很难给出空间局部性的类比。但是食品杂货店是例外，数量较多的同种食物通常放置在一起，因此表现出空间局部性。

3. *对 L3 cache 的写回。*很显然，食品杂货店不会允许你将冰柜中的食物以下面的原因退回：“我很长时间没有吃这个食物，现在我需要在冰柜中保存其他食物，你能否帮我保存该食物到我需要的时候？”

4. *L1 cache 缺失和数据完整性。*虽然冷冻室之间的类比能够很好地工作，但是大多数食物不能反复地解冻之后再次进行冷冻，而不进行烹饪，因此在类比 L1 cache 缺失时会存在问题。如果计算机按照这种类比的方式工作，数据可能会在一些 cache 缺失之后被破坏，这将可能是灾难性的。

5. *层次间的包含性。*包含性是最流行的 cache 策略，是指某一级 cache 中的所有数据在下一存储器层次中均有备份，因为对数据进行复制很简单。（写回和其他情况会造成不一致的值，但是数据的一些版本位于更低的层次。）我们不可能为更低存储器层次立即复制物理
505 对象，因此我们在此期间遵循的是独占策略，即数据只存在于一个存储层次。

敲击（Hammering）虚拟机。诸如 Amazon Web Services 之类的公司通过多个虚拟机共享一台服务器的方式提供价格低廉的云服务，并使用虚拟存储器和虚拟机提供保护机制。如果 AWS 能够确保这些保护机制中没有安全性的 bug，那么即使具有竞争关系的客户同时在同一硬件上运行各自的程序，也不可能访问到对方的敏感数据。尽管软件设计得非常完美，但是通过使用诸如 row hammer 的硬件攻击，对手依然能够接管服务器并获取竞争者的敏感数据。

为了应对这些潜在的弱点，AWS 为客户提供了另外一种选择，即可以独占服务器完成任务，但是每小时的使用价格要增加 5%（2020 年的数据）。

5.19 练习题

5.1 本题考察矩阵计算中存储器的局部特性。下面的代码用 C 语言编写，同一行中的元素连续存放。假定每个字是 32 位整数。

```
for (I=0; I<8; I++)
  for (J=0; J<8000; J++)
    A[I][J]=B[I][0]+A[J][I];
```

5.1.1 [5] <5.1>16 字节的 cache 块中可以存放多少个 32 位的整数？

5.1.2 [5] <5.1> 访问哪些变量会显示出时间局部性？

5.1.3 [5] <5.1> 访问哪些变量会显示出空间局部性？

局部性同时受访问顺序和数据存放位置的影响。同样的计算也可以用下面的 MATLAB 语言编写、但与 C 语言代码不同的是，矩阵元素按列连续存放。

```
for I=1:8
  for J=1:8000
    A(I,J)=B(I,0)+A(J,I);
  end
end
```

5.1.4 [10] <5.1> 存放全部将被访问的 32 位矩阵元素需要多少 16 字节的 cache 块？

5.1.5 [5] <5.1> 访问哪些变量会显示出时间局部性？ 506

5.1.6 [5] <5.1> 访问哪些变量会显示出空间局部性？

5.2 cache 为处理器提供了一个高性能的存储器层次结构，因此十分重要。下面是一个 32 位存储器地址引用的列表，给出的是字地址。

```
0x03, 0xb4, 0x2b, 0x02, 0xbf, 0x58, 0xbe, 0x0e, 0xb5, 0x2c, 0xba, 0xfd
```

5.2.1 [10] <5.3> 已知一个直接映射 cache，有 16 个块，块大小为 1 个字。对于每次访问，请标识出二进制地址、标记以及索引。假设 cache 最开始为空，那么请列出每次访问是命中还是缺失。

5.2.2 [10] <5.3> 已知一个直接映射 cache，有 8 个块，块大小为 2 个字。对于每次访问，请标识出二进制地址、标记以及索引。假设 cache 最开始为空，那么请列出每次访问是命中还是缺失。

5.2.3 [20] <5.3，5.4> 对已知的访问优化 cache 的设计。这里有三种直接映射 cache 设计方案，每个容量都为 8 个字：

- C1 块大小为 1 个字。
- C2 块大小为 2 个字。
- C3 块大小为 4 个字。

5.3 按照惯例，cache 根据包含的数据量进行命名（例如一个 4KiB 的 cache 可以存放 4KiB 的数据），然而，cache 还需要使用 SRAM 存储元数据，例如标记和有效位。在本题中，将会看到 cache 的配置如何影响所需的 SRAM 容量以及不同配置对 cache 性能的影响。假定 cache 按字节编址，且地址和字都是 64 位。

5.3.1 [10] <5.3> 要实现一个 32KiB、块大小为 2 个字的 cache，计算所需的 SRAM 总位数。

5.3.2 [10] <5.3> 要实现一个 64KiB、块大小为 16 个字的 cache，计算所需的 SRAM 总位数。这个 cache 比练习题 5.3.1 中的 cache 大了多少？（注意，通过改变块的大小，将数据容量增加了一倍，但整个 cache 的大小并没有增加一倍。）

5.3.3 [5] <5.3> 对于 64KiB 的 cache，请解释为什么尽管其数据规模较大，但性能可能会比第一个 cache 低。

5.3.4 [5] <5.3，5.4> 请给出一系列的读请求，使其在 32KiB 的两路组相联 cache 上的缺失率小于练习 5.3.1 中的 cache。 507

5.4 [15] <5.3> 5.3 节展示了对直接映射 cache 进行索引的典型方法，即（块地址）mod（cache 中的块数）。假设有一个 64 位地址的 cache，其中含有 1024 个块，考虑一种不同的索引方法：块地址的 [63:54] 位与块地址的 [53:44] 位进行异或运算。能否使用该方法来索引直接映射

cache？如果可以，请解释原因并讨论 cache 可能需要的修改。如果不行，请解释原因。

5.5 对于一个 32 位地址的直接映射 cache，下面的地址位用来访问 cache。

标记	索引	偏移量
31~10	9~5	4~0

5.5.1 [5] <5.3>cache 块大小是多少（单位为字）？

5.5.2 [5] <5.3>cache 有多少项？

5.5.3 [5] <5.3> 这样的 cache 实现时所需的总位数与数据存储位数之间的比率是多少？

下表记录了从上电开始的 cache 访问的字节地址。

地址											
十六进制	00	04	10	84	E8	A0	400	1E	8C	C1C	B4	884
十进制	0	4	16	132	232	160	1024	30	140	3100	180	2180

5.5.4 [20] <5.3> 对于每个访问，请列出：（1）标记、索引、偏移；（2）是否命中或缺失；（3）哪些字节被替换（如果有）。

5.5.5 [10] <5.3> 命中率是多少？

5.5.6 [20] <5.3> 列出 cache 的最终状态，每个有效项表示为 < 索引，标记，数据 > 的形式。

5.6 回忆一下两个写策略和写分配策略，它们结合起来既可以在一级 cache（L1）中实现，也可以在二级 cache（L2）中实现。假定一级和二级 cache 的选择如下：

L1	L2
写直达，写不分配	写回，写分配

5.6.1 [5] <5.3，5.8> 在存储器层次结构中的不同层使用缓冲区（buffer）来降低访问延迟。对这个给定的配置，列出 L1 cache 与 L2 cache 之间，以及 L2 cache 与存储器之间可能需要的缓冲区。

508

5.6.2 [20] <5.3，5.8> 描述处理 L1 cache 写缺失的过程，考虑涉及的组件以及替换一个脏块的可能性。

5.6.3 [20] <5.3，5.8> 对于一个多级不包含（exclusive）cache（一个块只能存放在一个 cache 层次中，要么在 L1 cache 中，要么在 L2 cache 中）配置，描述处理 L1 cache 写缺失的过程，考虑涉及的组件以及替换一个脏块的可能性。

5.7 考虑下面的程序和 cache 行为。

每1000条指令中数据读入的次数	每1000条指令中数据写出的次数	指令cache缺失率	数据cache缺失率	块大小（字节）
250	100	0.30%	2%	64

5.7.1 [10] <5.3，5.8> 假定一个 CPU 使用写直达法、写分配策略的 cache，CPI 为 2，那么 RAM 和 cache 之间的读写带宽是多少（以每周期字节数来度量）？（假设每个缺失产生一个块的请求。）

5.7.2 [5] <5.3，5.8> 对于一个使用写回法、写分配策略的 cache，假定 30% 被替换的数据块为脏块，如果 CPI 为 2，那么所需的最小读写带宽是多少？

5.8 播放音频或视频文件的多媒体应用是一类被称为“流”的负载的一部分，即取回大量的数据，但是大部分数据都不会再使用。考虑一个视频流负载依次访问一个 512KiB 的工作集的情况，地址流如下：

0, 1, 2, 3, 4, 5, 6, 7, 8, 9, ...

5.8.1 [10] <5.4, 5.8> 假设有一个 64KiB 的直接映射 cache，cache 块大小为 32 字节，那么对于上面的地址流，缺失率是多少？当 cache 容量或者工作集大小变化时，cache 的缺失率如何随之变化？根据 3C 模型，这些缺失如何被分类？

5.8.2 [5] <5.1, 5.8> 当 cache 块大小分别为 16 字节、64 字节和 128 字节时，重新计算缺失率，该负载所采用的是哪种局部性？

5.8.3 [10] <5.13> “预取”技术：当一个特殊 cache 块被访问时，利用可预测的地址模式推测地取回其他 cache 块。预取的一个例子是流缓冲区，当一个特定的 cache 块被取回时，将与其相邻的 cache 块也依次预取回一个独立的缓冲区中。如果所需的数据在预取缓冲区中，那么看成是一次命中并且将数据移入 cache，同时预取下一个 cache 块。假设一个流缓冲区有两项，并且假设 cache 延迟满足在先前 cache 块的计算完成之前可以加载下一个 cache 块。那么对于上面的地址流，缺失率是多少？ 509

5.9 cache 块大小（B）会影响缺失率和缺失延迟。假设一台 CPI 为 1 的机器中，每条指令的平均访问次数（指令和数据）为 1.35，对于下列不同容量和不同的 cache 缺失率，请找出最优的 cache 块大小。

8: 4%	16: 3%	32: 2%	64: 1.5%	128: 1%

5.9.1 [10] <5.3> 缺失延迟为 20 × B 个周期时，最佳的块大小是多少？

5.9.2 [10] <5.3> 缺失延迟为 24+B 个周期时，最佳的块大小是多少？

5.9.3 [10] <5.3> 缺失延迟为恒定值时，最佳的块大小是多少？

5.10 本题将研究不同容量对整体性能的影响。通常来说，cache 访问时间与 cache 容量成比例。假设访问主存需要 70ns，并且在所有指令中有 36% 的指令需要访问数据存储器。下表是 P1 和 P2 两个处理器各自的 L1 cache 数据。

	L1 cache 容量	L1 cache 缺失率	L1 cache 命中时间
P1	2KB	8.0%	0.66 ns
P2	4KB	6.0%	0.90 ns

5.10.1 [5] <5.4> 假定 L1 cache 的命中时间决定了 P1 和 P2 的周期时间，它们各自的时钟频率是多少？

5.10.2 [5] <5.4>P1 和 P2 各自的 AMAT（平均存储器访问时间）分别是多少？

5.10.3 [5] <5.4> 假定在没有任何存储器阻塞时基本的 CPI 为 1.0，P1 和 P2 各自的总 CPI 分别是多少？哪个处理器更快？（当我们说“基本 CPI 为 1.0”时，是指指令在一个时钟周期完成，除非访问指令或数据时发生 cache 缺失。）

对下面三个问题，我们考虑在 P1 中增加 L2 cache，以弥补 L1 cache 的容量限制。在解决这些问题时，依然使用上表中 L1 cache 的容量和命中时间。L2 cache 缺失率是它的局部缺失率。

L2 cache 容量	L2 cache 缺失率	L2 cache 命中时间
1 MB	95%	5.62 ns

5.10.4 [10] <5.4> 增加 L2 cache 后，P1 的 AMAT 是多少？有了 L2 cache，AMAT 是更好还是更差了？

5.10.5 [5] <5.4> 假定在没有任何存储器阻塞时基本的 CPI 为 1.0，增加 L2 cache 后，P1 的总的

CPI是多少？

5.10.6 [10] <5.4> 要使有L2 cache的P1比没有L2 cache的P1更快，L2 cache的缺失率应该是多少？

510

5.10.7 [10] <5.4> 要使有L2 cache的P1比没有L2 cache的P2更快，L2 cache的缺失率应该是多少？

5.11 本题研究了不同cache设计的效果，特别比较5.4节中的相联cache和直接映射cache。对于这些练习题，参照下面的字地址序列：

```
0x03, 0xb4, 0x2b, 0x02, 0xbe, 0x58, 0xbf, 0x0e, 0x1f, 0xb5, 0xbf, 0xba, 0x2e,
0xce
```

5.11.1 [10] <5.4> 请给出一个三路组相联、块大小为2个字、总容量为48个字的cache的大体组织结构。你给出的大体结构应类似于图5-18，但请明确给出标记和数据字段的宽度。

5.11.2 [10] <5.4> 跟踪练习题5.11.1中cache的行为，假设采用真正的LRU替换策略。对于每次访问，请指出：

- 二进制字地址
- 标记
- 索引
- 偏移
- 该访问是命中还是缺失
- 每个访问被处理后cache每一路中的标记是什么

5.11.3 [5] <5.4> 请给出一个全相联、块大小为1个字、总容量为8个字的cache的大体组织结构。你给出的大体结构应类似于图5-18，但请明确给出标记和数据字段的宽度。

5.11.4 [10] <5.4> 跟踪练习题5.11.3中cache的行为，假设采用真正的LRU替换策略。对于每次访问，请指出：

- 二进制字地址
- 标记
- 索引
- 偏移
- 该访问是命中还是缺失
- 每个访问被处理后cache中的内容是什么

5.11.5 [5] <5.4> 请给出一个全相联、块大小为2个字、总容量为8个字的cache的大体组织结构。你给出的大体结构应类似于图5-18，但请明确给出标记和数据字段的宽度。

5.11.6 [10] <5.4> 跟踪练习题5.11.5中cache的行为，假设采用真正的LRU替换策略。对于每次访问，请指出：

511

- 二进制字地址
- 标记
- 索引
- 偏移
- 该访问是命中还是缺失
- 每个访问被处理后cache中的内容是什么

5.11.7 [10] <5.4> 使用最近使用（Most Recently Used，MRU）替换策略重做练习题5.11.6。

5.11.8 [15] <5.4> 使用优化替换策略（例如缺失率最低的策略）重做练习题5.11.6。

5.12 多级 cache 是一项重要技术，它克服了 L1 cache 提供的空间有限的不足，同时仍然保持了速度。假设一个处理器的参数如下：

1.5	2GHz	100ns	7%	12 个周期	3.5%	28个周期	1.5%

注：L1 cache 缺失率是对于每条指令的。假设 L1 cache 的总缺失数量（包含指令和数据）为总指令数的 7%。

5.12.1 [10] <5.4> 计算表中处理器的 CPI：（1）只有 L1 cache；（2）一个直接映射的 L2 cache；（3）一个八路组相联的 L2 cache。如果主存访问时间加倍，CPI 如何变化（CPI 的绝对变化量以及百分比）？注意 L2 cache 能够隐藏慢速内存影响所能达到的程度。

5.12.2 [10] <5.4> 拥有比两级 cache 更多的 cache 层次是可能的。已知上述的处理器拥有一个直接映射的 L2 cache，一个设计者希望增加一个 L3 cache，其访问时间为 50 个周期，并且缺失率为 13%。这种设计能提供更好的性能吗？通常来说，增加一个 L3 cache 的优点和缺点分别是什么？

5.12.3 [20] <5.4> 在以前的处理器如 Intel Pentium 或 Alpha 21264 中，L2 cache 在远离主处理器和 L1 cache 的片外（放置在不同的芯片上）。这使得 L2 cache 很大，访问延迟也高得多，同时由于 L2 cache 以较低的频率运行，因此带宽通常较低。假设一个 512KB 的片外 L2 cache 的全局缺失率为 4%。如果 cache 每增加 512KB 容量可以降低 0.7% 的全局缺失率，并且 cache 总的访问时间为 50 个周期，那么 cache 容量为多大时才能匹配表中直接映射的 L2 cache 的性能？ 512

5.13 平均失效间隔时间（Mean Time Between Failure，MTBF）、平均修复时间（Mean Time To Repair，MTTR）、平均无故障时间（Mean Time To Failure，MTTF）对于评估存储资源的可靠性和可用性非常有用。通过使用如下参数回答下列问题，探索上述参数：

3 年	1 天

5.13.1 [5] <5.5> 计算表中每台设备的 MTBF。

5.13.2 [5] <5.5> 计算表中每台设备的可用性。

5.13.3 [5] <5.5> 如果 MTTR 接近于 0，则可用性如何变化？这是一个合理的情形吗？

5.13.4 [5] <5.5> 如果 MTTR 非常高，例如一台设备非常难维修，则可用性如何变化？这是否意味着该设备可用性很低？

5.14 本练习题考察纠正一位错检测两位错（纠 1 检 2，SEC/DED）的汉明码。

5.14.1 [5] <5.5> 如果要对 128 位字采用 SEC/DED 编码进行保护，最少需要多少位的奇偶位？

5.14.2 [5] <5.5> 5.5 节指出，现代服务器存储器模块（DIMM）采用 SEC/DEC ECC 进行保护，每 64 位数据使用 8 位奇偶位。计算该编码的开销 / 性能比，并与练习题 5.14.1 进行比较。在这里开销是指所需的相对奇偶位，性能是指能够纠正的相对错误数量。哪种编码比较好？

5.14.3 [5] <5.5> 考虑一个采用 4 位奇偶位来保护 8 位字的 SEC。如果读出值为 0X375，是否有错？如果有错，对错误进行纠正。

5.15 对于一个高性能系统，如 B-tree 索引数据库，页的大小主要由数据量和磁盘性能决定。假设一个 B-tree 索引页平均使用了 70% 的固定大小的项。使用的页就是 B-tree 的深度，用 lng(项数) 来计算。下表中每项 16 字节，且已使用 10 年的磁盘延迟为 10ms，传输率为 10MB/s，最优的页大小是 16K。

513

页大小（KB）	页被用在B-tree深度（保存的磁盘访问次数）	索引页的访问开销（ms）	效用代价
2	6.49 (或$\log_2(2048/16\times0.7)$)	10.2	0.64
4	7.49	10.4	0.72
8	8.49	10.8	0.79
16	9.49	11.6	0.82
32	10.49	13.2	0.79
64	11.49	16.4	0.70
128	12.49	22.8	0.55
256	13.49	35.6	0.38

5.15.1 [10] <5.7> 如果项变为 128 字节，最佳的页大小是多少？

5.15.2 [10] <5.7> 根据练习题 5.15.1，如果页处于半满状态，最佳的页大小是多少？

5.15.3 [20] <5.7> 根据练习题 5.15.2，如果使用的是最新的磁盘，延迟为 3ms，而传输率为 100MB/s，最佳的页大小是多少？请解释为什么未来的服务器可能用较大的页。

在 DRAM 中保存“频繁使用”的页（即“热”页）可以减少磁盘访问次数，但是对于一个系统，我们如何确定“频繁使用”的精确含义？数据工程师利用 DRAM 和磁盘访问之间的开销比率对热页的重用时间阈值进行量化。磁盘访问的开销是 $disk/accesses_per_sec，而将页保存在 DRAM 中的开销是 $DRAM_MB/page_size。在一些时间节点上，典型的 DRAM 和磁盘开销以及典型的数据库页大小如下表所示：

年份	DRAM开销（$/MB）	页大小（KB）	磁盘开销（$/disk）	磁盘访问之间访问（s）
1987	5000	1	15 000	15
1997	15	8	2000	64
2007	0.05	64	80	83

5.15.4 [10] <5.7> 如果保持使用相同的页大小（从而避免重写软件），那么其他哪些因素会有所改变？以当前的技术和成本发展趋势，探讨其可能性。

5.16 如 5.7 节所述，虚拟存储器使用一个页表来追踪虚拟地址到物理地址之间的映射。本练习题说明了当地址被访问时页表如何更新。下表是在一个系统上可见的虚拟地址流。假设使用 4KiB 的页，一个 4 项的全相联 TLB，并使用真正的 LRU 替换算法。如果必须从磁盘中取回页，那么增加下一个最大的页号：

514

地址							
十六进制	4669	2227	13916	34587	48870	12608	49225
十进制	0x123d	0x08b3	0x365c	0x871b	0xbee6	0x3140	0xc049

TLB

有效位	标记	物理页号	最后一次访问以来的时间
1	11	12	4
1	7	4	1
1	3	6	3
0	4	9	7

页表

[illegible]	[illegible]	[illegible]
0	1	5
1	0	磁盘
2	0	磁盘
3	1	6
4	1	9
5	1	11
6	0	磁盘
7	1	4
8	0	磁盘
9	0	磁盘
a	1	3
b	1	12

5.16.1 [10] <5.7> 对于以上每次访问，请列出：

- 访问在 TLB 中命中还是缺失
- 访问在页表中命中还是缺失
- 访问是否产生页面故障
- TLB 更新后的状态

5.16.2 [15] <5.7> 重做练习题 5.16.1，但是这次使用 16KiB 的页来代替 4KiB 的页。使用更大的页有哪些好处？又有哪些缺点？

5.16.3 [15] <5.7> 重做练习题 5.16.1，但是这次使用 4KiB 的页和一个两路组相联的 TLB。

5.16.4 [15] <5.7> 重做练习题 5.16.1，但是这次使用 4KiB 的页和一个直接映射的 TLB。

5.16.5 [10] <5.4，5.7> 讨论为什么 CPU 必须要使用 TLB 来获得高性能。如果没有 TLB，如何处理虚拟存储器访问？

5.17 有一些参数会对整个页表大小产生影响。下面列出一些关键的页表参数。

[illegible]	[illegible]	[illegible]
32位	8KB	4字节

515

5.17.1 [5] <5.7> 根据上表中的参数，一个系统用了一半的内存来运行 5 个应用程序，计算该系统使用的总页表大小。

5.17.2 [10] <5.7> 根据上表中的参数，一个系统用了一半的虚拟存储器来运行 5 个应用程序，假定使用一个两级页表，其中第一级有 256 项，计算该系统总的页表大小。假设主页表中每项是 6 字节，计算页表所需的最小和最大内存容量。

5.17.3 [10] <5.7> 一名 cache 设计人员希望将一个 4KiB 的虚拟索引、物理标记的 cache 容量增大，对于以上页大小，假设块大小为 2 个 64 位字，那么能否构建一个 16KiB 的直接映射 cache？设计者如何增加 cache 的数据大小？

5.18 在本练习题中，我们将研究页表的空间 / 时间优化。下表是一个虚拟存储器系统的参数。

[illegible]	[illegible]	[illegible]	[illegible]
43	16GB	4KB	4

5.18.1 [10] <5.7> 对于一个单级页表，需要多少页表项（PTE）？存放页表需要多少物理存储空间？

5.18.2 [10] <5.7> 通过仅在物理存储器中保存活跃的 PTE，多级页表可以降低消耗的物理存储空间。如果不限制段表（高一级页表）的大小，那么需要多少级的页表？如果 TLB 缺失，那么地址

转换需要访问多少次存储器？

5.18.3 [10] <5.7> 假设将段限制为 4KiB 页大小的倍数（从而可以分页）。对于所有的页表项（包括在段表中的项），4 字节大小是否足够大？

5.18.4 [10] <5.7> 如果将段限制为 4KiB 页大小的倍数，那么需要多少级页表？

5.18.5 [15] <5.7> 反向页表可以用来进一步优化空间和时间。存放页表需要多少 PTE？假设实现一个哈希表，当 TLB 缺失时，在正常情况下和最差情况下的存储器访问次数分别是多少？

5.19 下表是一个有 4 项内容的 TLB：

TLB ID	有效位	虚拟地址页号	修改位	保护码	物理地址页号
1	1	140	1	RW	30
2	0	40	0	RX	34
3	1	200	1	RO	32
4	1	280	0	RW	31

516

5.19.1 [5] <5.7> 在什么情况下第 2 项的有效位被置为 0？

5.19.2 [5] <5.7> 当一条指令写入虚拟地址页号 30 处时，会发生什么？什么时候软件管理的 TLB 比硬件管理的 TLB 速度快？

5.19.3 [5] <5.7> 当一条指令写入虚拟地址页号 200 处时，会发生什么？

5.20 本练习题将研究替换策略如何影响缺失率。假设一个两路组相联 cache，有 4 个块，每块 1 个字。考虑下面的字地址序列：0，1，2，3，4，2，3，4，5，6，7，0，1，2，3，4，5，6，7，0。

5.20.1 [5] <5.4，5.8> 假定使用 LRU 替换策略，哪些访问命中？

5.20.2 [5] <5.4，5.8> 假定使用 MRU（最近最常使用）替换策略，哪些访问命中？

5.20.3 [5] <5.4，5.8> 通过掷硬币来模拟随机替换策略。例如，“正面”表示逐出组中第一块，“反面”表示逐出组中第二块。在这组地址序列中有多少次命中？

5.20.4 [10] <5.4，5.8> 描述该序列的一种最优替换策略，并说明使用该策略时哪些访问命中。

5.20.5 [10] <5.4，5.8> 请说明为什么实现对所有地址序列来说都是最优的 cache 替换策略很难。

5.20.6 [10] <5.4，5.8> 假设在每次主存引用时，可以决定被请求的地址是否要被缓存，这对缺失率有什么影响？

5.21 虚拟机广泛使用的最大障碍是运行虚拟机所产生的性能开销。下表列出了不同的性能参数和应用程序行为。

基本的CPI	每10 000条指令中的特权OS访问次数	陷入客户OS的性能开销	陷入VMM的性能开销	每10 000条指令中的I/O访问次数	I/O访问时间（包括陷入客户OS的时间）
1.5	120	15个时钟周期	175个时钟周期	30	1100个时钟周期

5.21.1 [10] <5.6> 假设没有 I/O 访问，计算上述系统的 CPI。如果 VMM 性能开销加倍，那么 CPI 是多少？如果减半呢？如果一个虚拟机软件公司希望将性能损失限制在 10% 以内，那么陷入 VMM 的最大开销可能是多少？

517

5.21.2 [10] <5.6>I/O 访问对系统整体性能有很大的影响。假设一台机器具有上面的性能特征值，并且是非虚拟化的系统，计算其 CPI。如果使用虚拟化的系统，CPI 又是多少？如果系统中 I/O 访问减半，那么这些 CPI 如何变化？

5.22 [30] <5.6，5.7> 比较虚拟存储器和虚拟机的概念。它们各自的目标是什么？各自的利弊是什么？列出一些需要虚拟存储器的情况，以及一些需要虚拟机的情况。

5.23 [20] <5.6>5.6 节讨论了虚拟化，假设虚拟化的系统和底层硬件运行相同的 ISA。然而，虚拟化的一种可能用途是对非本地的 ISA 进行仿真。QEMU 就是这样一个例子，可以用来仿真多种 ISA，如 MIPS、SPARC 以及 PowerPC。与这种虚拟化相关的难点是什么？被模拟的系统可能比在本地 ISA 上运行得更快吗？

5.24 本练习题将研究处理器的 cache 控制器中带写缓冲区的控制单元。使用图 5-39 的有限状态机作为设计有限状态机的起点。假设 cache 控制器适用于 5.9 节图 5-39 所描述的简单直接映射 cache，但是需要增加一个写缓冲区，其容量为 1 个块。

写缓冲区的目的是用来临时存储，因此在发生脏块缺失时，处理器就不用等待两次存储器访问。比起在读新的块之前就写回脏块，写缓冲区缓存了脏块并且立即开始读新块，从而在处理器工作时，脏块可以随后被写入主存。

5.24.1 [10] <5.8，5.9> 如果处理器发出一个请求并且在 cache 中命中，同时一个块正在从写缓冲区被写回到主存，此时会发生什么？

5.24.2 [10] <5.8，5.9> 如果处理器发出一个请求并且在 cache 中缺失，同时一个块正在从写缓冲区被写回到主存，此时会发生什么？

5.24.3 [30] <5.8，5.9> 设计一个能够使用写缓冲区的有限状态机。

5.25 cache 一致性关注的是多个处理器看到同一个 cache 块。下面的数据给出了两个处理器以及它们对一个 cache 块 X 中两个不同字的读写操作（初始值 X[0]=X[1]=0）。假定整数为 32 位。 518

P1	P2
X[0] ++; X[1] = 3;	X[0] = 5; X[1] + = 2;

5.25.1 [15] <5.10> 当执行一个正确的 cache 一致性协议时，列出给定 cache 块可能的值。如果协议没有保证 cache 一致性，列出至少一个 cache 块可能的值。

5.25.2 [15] <5.10> 对于监听协议，列出每个处理器 /cache 完成上面的读写操作的有效操作顺序。

5.25.3 [10] <5.10> 在最好和最差情况下，完成以上列出的读写指令，cache 缺失次数分别是多少？

存储器一致性考虑的是多个数据项。下面的数据给出了两个处理器以及它们对不同的 cache 块的读写操作（A 和 B 的初始值为 0）。

P1	P2
A = 1; B = 2; A+=2; B++;	C = B; D = A;

5.25.4 [15] <5.10> 对于所有确保 5.10 节给出的两个一致性协议的实现，请列出 C 和 D 的值。

5.25.5 [15] <5.10> 如果假设不成立，列出至少一对 C 和 D 可能的值。

5.25.6 [15] <5.3,5.10> 对于写策略和写分配策略的不同组合，哪些组合可以简化协议的实现？

5.26 片上多处理器（Chip MultiProcessor，CMP）在单个芯片上有多个核和各自的 cache。设计 CMP 的片上 L2 cache 时会进行有趣的权衡。下表列出了两个基准测试程序在私有 L2 cache、共享 L2 cache 两种情况下的缺失率和命中延迟。假设 L1 cache 的缺失率为 3%，并且访问时间为 1 个周期。

	私有	共享
基准测试程序A的缺失率	10%	4%
基准测试程序B的缺失率	2%	1%

假设命中延迟如下：

私有cache	共享cache	存储器
5	20	180

5.26.1 [15] <5.13> 对于每个基准测试程序，哪种 cache 设计更好？请用数据来支持你的结论。

5.26.2 [15] <5.13> 随着 CMP 规模的增长，片外带宽称为瓶颈。该瓶颈如何影响私有和共享 cache 系统？影响有何不同？如果片外存储器访问延迟加倍，请选出最佳的设计。

519

5.26.3 [10] <5.13> 讨论共享 L2 cache 和私有 L2 cache 对于执行单线程、多线程以及多道程序负载的优缺点。如果还有片上 L3 cache，请重新考虑这些问题。

5.26.4 [15] <5.13> 如果在 CMP 中使用非阻塞 L2 cache，那么，共享 L2 cache 和私有 L2 cache 中，哪个对性能的改进更多？为什么？

5.26.5 [10] <5.13> 假设新一代的处理器核数每 18 个月翻倍。为了保证每个核的性能处于相同水平，那么一个 3 年后发布的处理器需要多少片外存储器带宽？

5.26.6 [15] <5.13> 考虑整个存储器层次结构，哪种优化可以改进同时发生的缺失数量？

5.27 本练习题给出了网络服务器日志的定义，并且考察了代码优化以改进日志处理速度。日志的数据结构定义如下：

```
struct entry {
 int srcIP;   // remote IP address
 char URL[128]; // request URL (e.g., "GET index.html")
 long long refTime; // reference time
 int status;  // connection status
 char browser[64]; // client browser name
} log [NUM_ENTRIES];
```

假定日志的处理函数如下：

```
topK_sourceIP (int hour);
```

该函数决定了给定时间内最频繁观察到的源 IP。

5.27.1 [5] <5.15> 对于给定的日志处理函数，一个日志项中的哪些字段将被访问？假设 cache 块为 64 字节，没有预取，那么给定的函数平均每项会引发多少次 cache 缺失？

5.27.2 [5] <5.15> 为了改善 cache 的效用和访问局部性，如何重新组织数据结构？

5.27.3 [10] <5.15> 请举例说明另一种不同数据结构的日志处理函数。如果两个函数都很重要，为了改进整体性能，将如何重写程序？用代码片段和数据补充讨论。

5.28 对于下面的问题，一对基准测试程序使用的数据来自“SPEC CPU2000 基准测试程序的 cache 性能”(http://www.cs.wisc.edu/multifacet/misc/spec2000cache-data/)，如下表所示。

520

a.	Mesa/gcc
b.	mcf/swim

5.28.1 [10] <5.15> 对于不同相联度的 64KiB 数据 cache，每个基准测试程序中每种缺失类型（强制、容量和冲突缺失）的缺失率分别是多少？

5.28.2 [10] <5.15> 为两个基准测试程序共享的 L1 数据 cache 选择组相联度，其中 cache 容量为 64KiB。如果 L1 cache 是直接映射的，那么为 1MiB 的 L2 cache 选择组相联度。

5.28.3 [20] <5.15> 请给出一个缺失率表的例子说明较高的相联度实际上能增加缺失率，并构建一个 cache 配置以及访问流来给出证明。

5.29 为了支持多虚拟机，需要对两级存储器进行虚拟化。每个虚拟机依然控制从虚拟地址（VA）到物理地址（PA）之间的映射，同时管理程序将每个虚拟机的物理地址（PA）映射到实际的机器地址（MA）。为了加速映射过程，一种被称为“影子分页”（shadow paging）的软件方法在管理程序中复制了每个虚拟机的页表，并且侦听从虚拟地址到物理地址的映射变化，以保证两个副本的一致性。为了消除影子页表（shadow page table）的复杂性，一种被称为嵌套页

表（Nested Page Table，NPT）的硬件方法可以支持两种页表（VA=>PA 和 PA=>MA），并且完全依靠硬件来查找这些表。

考虑下面的操作序列：（1）创建进程；（2）TLB 缺失；（3）缺页；（4）上下文切换。

5.29.1 [10] <5.6，5.7> 对于给定的操作序列，影子页表和嵌套页表分别会产生什么影响？

5.29.2 [10] <5.6，5.7> 假设一个基于 x86 架构的 4 级页表同时存放在客户页表（guest page table）和嵌套页表中，那么在处理本地页表（native page table）TLB 缺失和嵌套页表 TLB 缺失时，分别需要多少次存储器访问？

5.29.3 [15] <5.6，5.7> 在 TLB 缺失率、TLB 缺失延迟、缺页率、缺页处理延迟中，对影子页表来说，哪些度量标准更重要？而对于嵌套页表来说，哪些度量标准更重要？

假设影子分页系统的参数如下表所示：

每1000条指令的TLB缺失次数	NPT TLB缺失延迟	每1000条指令的页面错误次数	影子页面错误代价
0.2	200个时钟周期	0.001	30 000个时钟周期

5.29.4 [10] <5.6> 一个基准测试程序的本地执行 CPI 为 1，如果使用影子页表，CPI 是多少？如果使用嵌套页表（假设只有页表虚拟化开销），CPI 又是多少？

5.29.5 [10] <5.6> 使用什么技术可以减少影子页表所带来的开销？

5.29.6 [10] <5.6> 使用什么技术可以减少嵌套页表所带来的开销？

小测验答案

5.1 节 1 和 4。（3 是错误的，因为每个计算机的存储器层次结构的开销是不同的，但是在 2013 年开销最高的通常是 DRAM。）

5.3 节 1 和 4。更低的缺失代价可以允许使用更小的 cache 块，因为没有更多的延迟需要分摊；而更高的存储带宽通常导致更大的块，因为缺失代价只是稍微大了一些。

5.4 节 1。

5.7 节 1-a，2-c，3-b，4-d。

5.8 节 2。（大容量的块和预取都能降低强制缺失，因此 1 是错误的。）